PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-325153

(43) Date of publication of application: 22.11.2001

(51)Int.CI.

G06F 12/14 H04L 9/10

(21)Application number: 2000-142456

(71)Applicant: TOYO COMMUN EQUIP CO LTD

(22)Date of filing:

15.05.2000


(72)Inventor: KUROSAWA KAZUO


(54) CIRCUIT INFORMATION PROTECTING METHOD FOR FIELD PROGRAMMABLE GATE ARRAY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a circuit information protecting method of an FPGA by which data of a ROM in which circuit information of the FPGA is written can be protected and use of the ROM by unauthorized copy can be prevented.

SOLUTION: The method is carried out by providing the ROM 7 to store the circuit information and the FPGA 8 as a user programmable integrated circuit, the ROM 7 is provide with a decoding circuit structure information storage part 9 and a circuit information encryption data storage part 10 and the FPGA 8 is provided with a control part 11 to control read and write of the data stored in the ROM 7 and the FPGA 8, a key data storage part 12 and an SRAM 13 for storing circuit information.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-325153 (P2001-325153A)

(43)公開日 平成13年11月22日(2001.11.22)

(51) Int.Cl.7	識別記号	FΙ	テーマコード(参考)
G06F 12/14	3 2 0	G06F 12/14	320B 5B017
H04L 9/10		H04L 9/00	621Z 5J104

審査請求 未請求 請求項の数3 OL (全 5 頁)


(21)出願番号	特願2000-142456(P2000-142456)	(71) 出願人 000003104
		東洋通信機株式会社
(22) 出願日	平成12年5月15日(2000.5.15)	神奈川県高座郡寒川町小谷2丁目1番1号
		(72)発明者 黒沢 和雄
		神奈川県高座郡寒川町小谷二丁目1番1号
		東洋通信機株式会社内
		Fターム(参考) 5B017 AA03 AA06 BA07 CA11
		5J104 AA47 JA03 NA02
		• • • • • • • • • • • • • • • • • • • •

(54) 【発明の名称】 フィールドプログラマブルゲートアレイの回路情報保護方法

(57)【要約】

【課題】FPGAの回路情報を書き込んだROMのデータを保護し、ROMを不正にコピーして使用することを防止できるFPGAの回路情報保護方法を提供することを目的とする。

【解決手段】回路情報を格納するROM7と、ユーザがプログラム可能な集積回路であるFPGA8とにより構成し、ROM7には、復号回路構成情報格納部9と回路情報暗号化データ格納部10とを備え、FPGA8には、ROM7及び、FPGA8に格納したデータの読み出し及び書き込みを制御する制御部11と鍵データ格納部12と回路情報記憶用SRAM13とを備えている。



1

【特許請求の範囲】

【請求項1】揮発性メモリを備えたフィールドプログラ マブルゲートアレイに回路情報を鸖き込む手段として該 フィールドプログラマブルゲートアレイ外部に不揮発性 メモリを設け、該不揮発性メモリに回路情報を鸖き込 み、電源投入時に前記不揮発性メモリからフィールドプ ログラマブルゲートアレイに備えた前記揮発性メモリに 回路情報を書き込む方法において、

前記不揮発性メモリに書き込む回路情報を暗号化データ とし、フィールドプログラマブルゲートアレイ上で暗号 10 化データを復号したことを特徴とするフィールドプログ ラマブルゲートアレイの回路情報保護方法。

【請求項2】前記回路情報を保護する際に、フィールド プログラマブルゲートアレイ内部の外部から読み出し不 可能な不揮発性メモリ領域に鍵データを格納し、復号時 に使用したことを特徴とする請求項1記載のフィールド プログラマブルゲートアレイの回路情報保護方法。

【請求項3】前記回路情報を保護する際に、前記フィー ルドプログラマブルゲートアレイ外部に設けた回路情報 を格納する前記不揮発性メモリに復号回路の構成情報と 20 前記暗号化データとを格納したことを特徴とする請求項 1記載のフィールドプログラマブルゲートアレイの回路 情報保護方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はフィールドプログラ マブルゲートアレイ(以降、FPGAと称す)の回路情 報保護方法に関し、特にFPGAの揮発性メモリ(以 降、SRAMと称す)領域に回路情報を記憶して動作す るFPGAの回路情報保護方法に関する。

[0002]

【従来の技術】FPGAは、回路を構成する素子の位置 や配線の情報を与えるプログラミングを行い入力するこ とにより所望の論理回路を生成する集積回路である。即 ち、FPGAには、予め多数の汎用論理回路を格子状に 配置した標準的なチップを備えており、ユーザは、所望 の集積回路を実現するためFPGAに必要な所定の情報 をプログラムし入力することによって、前記汎用論理回 路の接続を行ない、所定の機能を備えた論理回路の生成 を可能とする。そこで、FPGAを採用することにより 40 装置の設計、製造を短期間で行うことが出来ることから 初期コストが少ない等、装置の開発を行う上で非常に有 利となる。又、FPGAを実現するものの一つとしてS RAM方式のFPGAがあり、FPGA内部に設けられ ているSRAM領域に、所望の集積回路を得るために必 要な回路機能を定義する回路情報をプログラムして格納 し、該プログラムに従って動作する。そこで、前記回路 情報を電源切断時にも保持する必要が有り外部に不揮発 性メモリ (以降、ROMと称す) を用意し、電源投入時

している。

【0003】図4に従来から用いられているSRAM方 式FPGAのチップ構成例を示す。FPGAチップ1 は、入出力ブロック2と、論理ブロック3と、スイッチ マトリックス4とにより構成し、更にスイッチマトリッ クス4は、1ビットSRAMセル5と、FETトランジ スタ6とにより構成する。FPGAの動作を説明する と、FPGAが所望の機能を果たすように回路機能情報 をプログラミングし、外部からFPGAのSRAMに書 き込むことによりスイッチマトリックス4を制御し、論 理ブロック3の機能を設定して複雑な論理演算を行う。 入出力ブロック2は、外部への入出力ピンと論理ブロッ ク3とのインタフェース手段であり、一般にトライステ ート制御可能なドライバーとレシーバーを備えている。 論理ブロック3は、通常、複数の論理関数を備えた標準 回路が用意され選択することが可能である。

[0004]

【発明が解決しようとする課題】しかしながら、従来の SRAM方式のFPGAは、回路情報を記憶しておくR OMを用い、電源投入時にROMから回路情報をロード して使用しているが、このROMの内容は、ROMライ 夕等を使用することにより容易に第3者が読み取り可能 であり、コピーしたROMを用いてFPGAの機能を不 正使用することができる。又、ROMに書き込むデータ の形式、FPGA-ROM間のデータの転送方法を秘密 にすることにより、秘密の漏洩を防止することは可能で あるが、内容をコピーして使用することは防止できな い。本発明は、上述したような従来のSRAM方式のF PGAが抱えている問題点を解決するためになされたも のであって、ROMに書き込んだ回路情報を保護しRO Mを不正にコピーして使用することを防止できるFPG Aの回路情報保護方法を提供することを目的とする。

[0005]

【課題を解決するための手段】上記目的を達成するため に本発明に係るFPGAの回路情報保護方法は、以下の 構成をとる。請求項1記載のFPGAの回路情報保護方 法は、揮発性メモリを備えたフィールドプログラマブル ゲートアレイに回路情報を書き込む手段である、外部に 不揮発性メモリを設け該不揮発性メモリに回路情報を書 き込み、電源投入時に前記不揮発性メモリからフィール ドプログラマブルゲートアレイに備えた前記揮発性メモ リに回路情報を書き込む方法において、前記不揮発性メ モリに書き込む回路情報を暗号化データとし、フィール ドプログラマブルゲートアレイ上で暗号化データを復号 するよう構成する。請求項2記載のFPGAの回路情報 保護方法は、前記回路情報を保護する際に、フィールド プログラマブルゲートアレイ内部の外部から読み出し不 可能な不揮発性メモリ領域に鍵データを格納し、復号時 に使用するよう構成する。請求項3記載のFPGAの回 に自動的に前記回路情報をFPGAにロードするように 50 路情報保護方法は、前記回路情報を保護する際に、外部

3

に設けた回路情報を格納する前記不揮発性メモリに復号 回路の構成情報と前記暗号化データとを格納するよう構 成する。

[0006]

【発明の実施の形態】以下、図示した実施例に基づいて 本発明を詳細に説明する。先ず、本発明の実施例を示す 前に、本発明に係る暗号化技術について説明する。暗号 とは、情報の内容が当事者以外に知られないように情報 を変換することをいい、送信側において暗号化鍵と呼ば れるパラメータにより情報を暗号文に変換し、受信側に 10 おいて復号鍵を用いて暗号文を元の情報に戻すことであ る。又、暗号化鍵と復号鍵との関係には、両者が同一で あり片方から残りを容易に求められる暗号である共通鍵 方式と、片方から残りを容易に求められない暗号である 公開鍵方式がある。本実施例における暗号方式は、共通 鍵方式を採用しており、以下共通鍵方式を説明する。共 通鍵方式は、情報の送信側及び受信側が予め共通の鍵を 共有しておき、この鍵を基に情報を暗号文に変換する方 法である。共通鍵方式の特徴として暗号化処理の高速性 が有り、任意の入力に対する暗号化出力への処理過程は 20 十分小さく効率の良い方式である。共通鍵方式の具体例 として知られているものとして、DES方式が有り、6 4 ビットのデータを56ビットの鍵により暗号化し、鍵 データは任意とするが一般的には乱数データを生成し て、それを鍵としている。

【0007】図2に共通鍵方式による暗号化処理の流れ を示す。同図の流れを説明すると、先ず、送信側におい ては、機密保護を必要とする情報を定められたパラメー タからなる暗号化鍵により、そのままでは意味を持たな い暗号情報に変換する。暗号化鍵と受信側において使用 30 する復号鍵は、前もって定めた共通のパラメータを持 ち、共通鍵暗号とする。受信側においては、送信側に備 えていた暗号化鍵に対応する復号鍵を所有しており、送 られてきた暗号情報を復号鍵により復号する。一方、第 三者が暗号情報を入手し暗号情報を復号しようとする行 為である解読とは、復号鍵と同等の機能を備えたパラメ ータを数学的手段を用いて再現することで、その困難さ が暗号系の安全性に係る。そこで、本実施例における暗 号とは、回路情報が書き込まれているROMの内容が、 第三者に知られないよう回路情報を何らかのパラメータ 40 に従った暗号化鍵により変換し、FPGAにおいて、入 力した暗号化されている回路情報をFPGAに備えた復 号鍵により元のデータに復号するものである。

【0008】図1は、本発明に係るFPGAの回路情報保護方法の一実施例を示す構成図であり、(a)にプロック構成例を、(b)に処理の流れ図を示す。図1(a)を説明すると、同図は、回路情報を格納するROM7と、ユーザがプログラム可能な集積回路であるFPGA8とにより構成し、ROM7には、復号回路構成情報格納部9と回路情報暗号化データ格納部10とを備 50

4

え、FPGA8には、ROM7及び、FPGA8に格納 したデータの読み出し及び書き込みを制御する制御部1 1と鍵データ格納部12と回路情報記憶用SRAM13 とを備えている。

【0009】図1 (a) の動作を説明すると、電源起動 時に回路情報をFPGA8に出力するROM7には、復 号回路構成情報格納部9に暗号化データを暗号化されて いないデータに復号する操作を行うための復号演算を実 行する回路のデータが、又、回路情報暗号化データ格納 部10には、FPGAが機能する回路情報を暗号化した データとが格納されている。そこで、電源を投入する と、FPGA8は、論理ゲート及びフリップフロップ等 で構成する制御部11の動作によりROM7より復号回 路構成情報を読み出し、読み出した復号回路をFPGA 8上に展開する。次に、ROM7より回路情報暗号化デ ータを読み出し、前記復号回路に入力して復号する。F PGA8では、ROM7において回路情報を暗号化した 際に使用した暗号化鍵に対応した鍵データを鍵データ格 納部12に備えており、復号する際に使用する。鍵デー 夕格納部12は、鍵データを第三者に読み出されると情 報が漏れてしまうため、外部から鍵データを読み出すこ とができないよう鍵データ出力が外部出力用ビン等に接 続されない構成をとる。そこで、復号回路により復号し た回路情報は、回路情報記憶用SRAMに記憶され所望 の機能を備えたFPGAとして動作し、ROM7に格納 された回路情報は、第三者に対して十分機密保持可能と

【0010】図1(b)について説明する。同図は、本 発明に係るROMからFPGAへのデータの読み出し手 順を示す処理の流れ図である。FPGAを搭載したシス テムに電源を投入すると(ステップ1)、 FPGAは、 制御回路を動作させROMよりデータを読み出す(ステ ップ2)。回路情報を復号するために、先ず、暗号演算 を実行する回路となる復号回路構成情報を読み出し復号 回路をFPGA内に展開する(ステップ3)。次に、回 路情報が暗号化された回路情報暗号化データを読み出 し、FPGA内に展開された復号回路に入力する(ステ ップ4)。そこで、FPGA内に備えている、ROMに 格納した回路情報を暗号化する際に使用した暗号化鍵と 同一の鍵データを復号回路に入力し(ステップ5)、回 路情報を復号する (ステップ6)。復号した回路情報 は、SRAMに記憶して(ステップ7) FPGAの所望 の回路を構成し、FPGAとして機能する(ステップ 8)。

【0011】次に、本発明に基づいたFPGAを設計する際に必要なROMへの回路情報書き込み手順について説明する。図3は、本発明に係るROMへの回路情報書き込み手順について説明した流れ図である。同図を説明すると、FPGAに持たせる必要な機能を具体化する回路設計を行い(ステップ1)、設計した回路に対応する

5

回路図、或いは、ハードウェアディスクリプションラン ゲージ (以降、HDLと称す) を用いて回路の機能レベ ルを論理記述したものを作成する(ステップ2)。更 に、前記回路図或いはHDLによる記述をもとに、回路 を接続する素子間の接続関係や素子の電気的特性を記述 したテキストファイルであるネットリストを作成し(ス テップ3)、更に、FPGAに格納する鍵データと同一 の鍵データによりネットリストを暗号化する(ステップ 4)。次に、暗号化データを暗号化されていないデータ に復号するための復号回路の回路図或いはHDLによる 10 記述を作成し(ステップ5)、この回路図、或いは、H DLによる記述をもとにネットリストを作成する (ステ ップ6)。最後に、ステップ4により作成した暗号化し たネットリスト及びステップ6により作成したネットリ ストをROMに書き込む (ステップ7)。このようにし て、回路情報を書き込んだROMを用意し、電源投入時 にFPGAにデータを出力させる。

[0012]

【発明の効果】本発明は上述したように、FPGAの回路情報保護のために暗号化技術を取り入れたものであ 20 り、SRAM方式を採用したFPGAに必要な回路情報を読み出すROMの内容を保護し、不正コピーを防止する上で大きな効果を発揮することが可能となる。 *

6

*【図面の簡単な説明】

【図1】本発明に係るFPGAの回路情報保護方法の一 実施例を示す構成図であり、(a)にブロック構成例 を、(b)に処理の流れ図を示す。

【図2】共通鍵方式による暗号化処理の流れを示す。

【図3】本発明に係るROMへの回路情報書き込み手順について説明した流れ図である。

【図4】従来から用いられているSRAM方式FPGAのチップ構成例を示す。

【符号の説明】

1・・FPGAチップ、

2・・入出力ブロック、

3・・論理プロック、

4 ・・スイッチマトリックス、

5··1ビットSRAMセル、

6··FETトランジスタ、

 $7 \cdot \cdot ROM$

8 · · FPGA、

9··復号回路構成情報格納部、

10・・回路情報暗号化データ格納部、

11・・制御部、

12・・鍵データ格納部、

13・・回路情報記憶用SRAM

[図2]



